Célula de Ensino evolução que gera resultados
Núcleo de Engenharia de Hardware, Arquitetura e Microeletrônica

Design de Circuitos Digitais com Verilog/VHDL, Síntese em FPGAs e Simulação com ModelSim/EDA

O estudante dominará o fluxo completo de projeto de hardware em FPGA, desde a concepção comportamental até a síntese física, fechamento de temporização e verificação funcional rigorosa.

6 células 24h Intermediário / Avançado
🚀 Escada de Valor • Pacotes & Credit Upgrade (R$ 29,99 a R$ 199,99)

Jornada Executiva: Engenharia de Hardware, Arquitetura de Computadores & Microeletrônica

Do curso base em Engenharia de Hardware (R$ 29,99) ao Master Internacional em Arquitetura de Processadores & RISC-V (R$ 199,99).

🎯 1. Porta de Entrada (R$ 29,99) Inicie pela Trilha Start (R$ 29,99) com baixo atrito financeiro e domine os fundamentos globais na prática.
💳 2. Abatimento no Upgrade (Credit Upgrade) 100% dos R$ 29,99 investidos na Trilha Start viram crédito imediato (cupom CHE29) para abater nas Trilhas 2, 3, 4 ou 5!
🌍 3. Certificação Dupla (PT-BR & EN) + ODS Certificados emitidos em Português e Inglês com competências alinhadas aos ODS da ONU para seu perfil global no LinkedIn.
Alinhamento ONU / Agenda Pós-2030: ODS 9 (Indústria, Inovação e Infraestrutura) ODS 4 (Educação Superior de Qualidade) ODS 8 (Trabalho Decente) ODS 17 (Parcerias Globais)
Nível 1 • 6h

Engenharia de Hardware de Computador: De C e Assembly à Microarquitetura e Multicore (Start)

Programação C de baixo nível, ponteiros e pilha, linguagem assembly e código de máquina, sistemas de E/S com interrupções e MMIO, design digital combinatório e sequencial, ULA e caminho de dados do processador, pipeline com tratamento de hazards, hierarquias de memória cache (I-cache/D-cache) e virtual, Lei de Amdahl e paralelismo multicore.

R$ 29,99 Gera R$ 29,99 em crédito de upgrade
Ver Trilha →
Sugestões CdE

Compare com trilhas semelhantes

Sugestões ligadas ao conteúdo desta trilha para apoiar sua decisão de matrícula.

Engenharia de Hardware de Computador: De C e Assembly à Microarquitetura e Multicore (Start) R$ 44,90
Núcleo de Engenharia de Hardware, Arquitetura e Microeletrônica

Engenharia de Hardware de Computador: De C e Assembly à Microarquitetura e Multicore (Start)

Domínio essencial sobre como um computador funciona e é construído nos níveis de hardware e software: programação em C de baixo nível (ponteiros, pilha, funções) e linguagem assembly/código de máquina; subsistemas de entrada e saída (E/S), temporizadores e interrupções mapeadas em memória (MMIO); design lógico digital (álgebra booleana, portas lógicas, multiplexadores, decodificadores, somadores, redes combinatórias, flip-flops e registradores); microarquitetura de processadores (ULA, caminho de dados, unidade de controle e pipeline com tratamento de hazards); hierarquias de memória (cache de instruções/dados e memória virtual com TLB); e fundamentos de processadores paralelos, Lei de Amdahl e sistemas multicore.

📚 6 células ⏱️ 6h Iniciante
Engenharia de Hardware e Microeletrônica no Brasil: Projetos de SoCs, Lei de TICs e Indústria de Semicondutores R$ 59,90
Núcleo de Engenharia de Hardware, Arquitetura e Microeletrônica

Engenharia de Hardware e Microeletrônica no Brasil: Projetos de SoCs, Lei de TICs e Indústria de Semicondutores

O ecossistema brasileiro de semicondutores e hardware: marcos regulatórios e incentivos fiscais (Lei de TICs e Programa PADIS), polos de inovação em microeletrônica (Campinas, Porto Alegre, Santa Rita do Sapucaí e Recife), projeto de Sistemas em Chip (SoC) com barramentos industriais (AMBA AXI/AHB), encapsulamento e teste de circuitos integrados no país e desenvolvimento de placas de circuito impresso (PCB) com conformidade nacional.

📚 6 células ⏱️ 16h Intermediário
Arquitetura Aberta RISC-V, Projeto de Processadores Pipelined e Tape-out ASIC com Ferramentas Open Source R$ 79,90
Núcleo de Engenharia de Hardware, Arquitetura e Microeletrônica

Arquitetura Aberta RISC-V, Projeto de Processadores Pipelined e Tape-out ASIC com Ferramentas Open Source

Engenharia de processadores de última geração com a arquitetura aberta RISC-V: especificação formal do ISA base RV32I/RV64I e extensões padrão (M para multiplicação, A para atômicos, C para instruções comprimidas), implementação completa de core pipelined de 5 estágios com unidade de adiantamento (hazard forwarding) e predição de desvio (branch prediction), e fluxo de síntese física ASIC open-source (OpenLane, Yosys, Magic, KLayout com PDK SkyWater 130nm) para preparação de tape-out de silício real.

📚 6 células ⏱️ 32h Avançado
Jornada da trilha

Células de aprendizagem

1

Célula 01: Modelagem RTL com SystemVerilog e VHDL para Síntese Digital

Construções sintetizáveis vs. não sintetizáveis, tipos de dados de hardware, blocos always_comb/always_ff, modelagem estrutural e comportamental, e inferência de registradores e lógica combinatória.

4h
2

Célula 02: Máquinas de Estados Finitos (FSM) Complexas e Controladores de Protocolos de Comunicação

FSMs Mealy vs. Moore, codificação de estados (One-Hot, binária, Gray), prevenção de estados travados e implementação de controlador de protocolo serial (UART/SPI) em hardware.

4h
3

Célula 03: Arquitetura Interna de FPGAs: Look-Up Tables (LUTs), BRAMs e DSP Slices

Organização de silício reconfigurável: células lógicas com LUTs de 4/6 entradas, roteamento programável, instanciação de memórias Block RAM de dupla porta e multiplicadores DSP dedicados.

4h
4

Célula 04: Análise de Temporização Estática (STA) e Fechamento de Timing (Timing Closure)

Caminhos críticos de clock, tempos de setup ($T_{su}$) e hold ($T_h$), jitter e skew de clock, restrições de temporização (SDC), e técnicas de pipelining e retiming para operar em frequências elevadas.

4h
5

Célula 05: Verificação Funcional, Testbenches Avançados e Asserções de Hardware (SVA)

Geração de estímulos orientados a restrições, verificação com asserções (SystemVerilog Assertions - SVA), cobertura funcional e simulação com ModelSim/Questa.

4h
6

Célula 06: Laboratório Analítico Capstone: Síntese e Implementação Física de Processador Monociclo em FPGA

Fluxo completo de síntese, mapeamento, place-and-route e geração de bitstream para placa de desenvolvimento FPGA, com verificação de hardware in-system.

4h